Diseño, verificación e implementación de redes neuronales convolucionales cuantizadas mediante High Level Synthesis

Abstract

[CA] Al llarg dels últims anys, la intel·ligència artificial i les xarxes neuronals han evolucionat significativament, impulsant la necessitat de hardware especialitzat que puga manejar l’alta demanda de còmput requerida per al seu funcionament eficient. Les FPGA (per les seues sigles en anglés, Field-Programmable Gate Arrays) han emergit com una solució clau, a causa de la seua capacitat per a executar tasques específiques de manera altament paral·lela i amb baix consum energètic. En paral·lel, les tècniques d’optimització com la cuantización han permés la reducció de la grandària dels models de xarxes neuronals, optimitzant la seua implementació en hardware amb recursos limitats sense comprometre la seua precisió. Aquest projecte se centra en el disseny, verificació i implementació d’una xarxa neuronal convolucional quantitzada en una FPGA, utilitzant eines de síntesis d’alt nivell (HLS) i programació en Python i C++ . L’objectiu principal ha sigut optimitzar el model per al seu ús en dispositius amb recursos limitats, millorant l’eficiència energètica i reduint la latència. S’han implementat les principals tècniques de quantitzación, traduint el model a una arquitectura de hardware eficient i verificant el seu rendiment en un entorn FPGA real.

[ES] A lo largo de los últimos años, la inteligencia artificial y las redes neuronales han evolucionado significativamente, impulsando la necesidad de hardware especializado que pueda manejar la alta demanda de cómputo requerida para su funcionamiento eficiente. Las FPGA (por sus siglas en inglés, Field-Programmable Gate Arrays) han emergido como una solución clave, debido a su capacidad para ejecutar tareas específicas de manera altamente paralela y con bajo consumo energético. En paralelo, las técnicas de optimización como la cuantización han permitido la reducción del tamaño de los modelos de redes neuronales, optimizando su implementación en hardware con recursos limitados sin comprometer su precisión.

Este proyecto se centra en el diseño, verificación e implementación de una red neuronal convolucional cuantizada en una FPGA, utilizando herramientas de síntesis de alto nivel (HLS) y programación en Python y C++. El objetivo principal ha sido optimizar el modelo para su uso en dispositivos con recursos limitados, mejorando la eficiencia energética y reduciendo la latencia. Se han implementado las principales técnicas de cuantización, traduciendo el modelo a una arquitectura de hardware eficiente y verificando su rendimiento en un entorno FPGA real.

[EN] Over the past few years, artificial intelligence and neural networks have evolved significantly, driving the need for specialised hardware that can handle the high computational demand required for their efficient operation. FPGAs (Field-Programmable Gate Arrays) have emerged as a key solution, due to their ability to execute specific tasks in a highly parallel and energy-efficient manner. In parallel, optimisation techniques such as quantization have enabled the reduction of the size of neural network models, optimising their implementation on resource-constrained hardware without compromising their accuracy. This project focuses on the design, verification and implementation of a quantized convolutional neural network on an FPGA, using high-level synthesis (HLS) tools and programming in Python and C++. The main objective has been to optimise the model for use in resource-constrained devices, improving energy efficiency and reducing latency. The main quantization techniques have been implemented, translating the model into an efficient hardware architecture and verifying its performance in a real FPGA environment.